

KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication number:

100167671 E

(43) Date of publication of application: 29.09.1998

(21)Application number:

(22)Date of filing:

1019950015900

(71)Applicant:

HYUNDAI ELECTRONICS IND.

(72)Inventor: CHOI, JIN

15.06.1995

CHOI, JIN HO MA, SUK RAK


(51)Int. CI

H01L 29 /786

(54) METHOD FOR FABRICATING A THIN FILM TRANSISTOR

(57) Abstract:

PURPOSE: A method for fabricating a thin film transistor is provided so that an electric field at an edge portion of a gate can be reduced and reliability of a device can be enhanced by forming thickness of an oxide at the edge portion of the gate to be thick and rounding the edge portion with smooth. CONSTITUTION: A method for fabricating a thin film transistor includes several steps. In a step, a polysilicon film (22) and an oxidation preventive film (23) for preventing oxidation of the surface of the polysilicon film are formed on a lower insulation film (21), sequentially. Thereafter, in a next step, by using same mask, patterning of the oxidation preventive film (23) and polysilicon film (22) is sequentially performed. In a next step, an oxidation process is



performed and thereafter the patterned oxidation preventive film (23) is removed. Thereafter, a gate oxidation film (25) is formed on the upper portion of a whole structure.

COPYRIGHT 2000 KIPO

Legal Status

Date of request for an examination (19950615)

Notification date of refusal decision ()

Final disposal of an application (registration)

Date of final disposal of an application (19980630)

Patent registration number (1001676710000)

Date of registration (19980929)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent ()

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

BEST AVAILABLE COPY

10

능독특허공모 특016/6/1호(1999.01.15) 1부. 내한빈국

·号0167677

(19) 대한민국특허청(KR) (12) 등록특허공보(BI)


(51) Int. Ci? 1999-1012 1520 H011_29/786 号0167671 (24) 등록일자 1998년(1992) 29일 (21) 출원변호 (22) 출원일자 통1995-015900 1995년 06월 15일 (65) '공개번호 (43) 공개일자 특 1997-004088 (73) 특허권자 현대전자산업주식회사 김주용 경기도 미친고 발발을 메미리 찬 136를 (72) 当874 <u>최진호</u> 27年 印色已经现在分类 人名英利斯里 共和華 미숙람 서울시 성복구 길음3등 (088-7호 3/9 박해전 (74) H2F9

2X2 : 259

(54) 박막트렌지스터 제조한번

땅해.

DHC



SMA

[발명의 명칭]

부만들러지스터 제조 방법

[도면의 간단한 설명]

제1도는 중래의 반을 케이트 형 박막트리지스터 무렵도

게 교도 대자 게 20도는 본 발명의 일실시에에 따른 바람 게이트 평 박막트판지소타 형성 공정도 ...

제3도 내자 제3도는 본 말명의 다른 실시에에 따른 바로 제이트 형

* 도면의 주요부분에 대한 부호의 설명

21,31 사하부절연락

22,32 : 게이트용 폴리실리콘막

23.33 . 결화막

24 : 산화막

25.35 : 케이트 산화막 266:366: 加宣

.26a,36a : 소오스 26c,36c : 오프셋 영역

26d,36d : 드레인

34,34 : ,산화막 스페이서

[발명의 상세한 설명]

본 발명은 반도체 소자 제조 공정중 발막트랜지스터 제조 방법에 관한 것으로, 특히 버텀(Bottom) 게이트 형(type) 발망 트랜지스터 제조 방법에 관한 것이다.

SRAM 소자의 로드/소자로 주로 차용되는 범마트랜지스터는 채널(channel) 부위를 플리살리콘으로 사용하는 토랜지스터로) 제1도를 통해 중래의 비림 에미트 행박마트랜지스터 제조 방법을 살펴본다.

증래의 버팅 게이른 형 박박트랜치스터의 체조/방법은 먼저, 하부절연막(1) 상에 게이트용 폴리살리콘막 (12)을 마스크를 사용한 건식식각으로 패터밀하고, 게이트 절면막(13)을 형성한 후, 폴리살리콘막(14)을 형성한 다음에는 190() ightly doped of (set) 마스크를 사용하여 플리실리콘막(14) 상의 드레인 오프센 영 역(14c)에 미온주입을 실시하고 나서, 소오스/드레인 마스크를 사용하여 중기 플리실리콘막(14)상에 소오 스(14a)/드레인(14d) 영역을 형성하였다.

그리고, 146는 체일명력을 나타낸다.

그러나, 상가와 같은 중래의 비용 제이(트형 박라트랜지스터는 박라트랜지스터에 높은 전압을 인기하는 경우, 게이트 에저(Gdge)(제)도의 점선 내분) 부고의 전체(electric field)가 가장 크게 형성됨으로써, 온 전류의 검색, 문턱진압인 증가등 박라트랜지스터의 특성이 열화된다.
[[[라서, 본 발명은 게이트 에저(edge)] 부근의 전계를 감소시켜 받아트랜지스터의 특성을 열화를 방지하는 바람 게이트 형 박라트랜지스터 제조 방법을 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 일일시에에서는 바람 게이트 할 방망트랜지스터의 게이트 에지 부 근의 게이트 산화망 두께를 두절개 형성하여 게이트 에지 부근의 전계를 감소시키는 것이며, 다른 실시에 에서는 게이트 가장자리를 쓰는스(smooth)하게 라운딩(rounding)시켓 게이트 에지 부근의 전계를 감소시기는 것이다. 다른 실시에 키를 것이다.

图 危限的 量的权益 官營里 里 两条左卷 青豆6成 灰阳。之命成,史。至6成 灰阳,至6成 医里 生息 ,1600

제2a도 내지 제2d도는 본 발명이 알실세예에 따른 비림 게이트(형 반막트랜지스터 형성 급청도로서 먼저: 제2a도에 도시된 비와 같이 하루질면막(At) 상에 게이트용 플리실리콘막(22) 및 질하면(23)을 차례 로 형성하고, 게이트 마스크를 사용한 건식식각으로 질화막(23) 및 플리실리콘막(22)을 패터닝한다.

(미어서) 제25도에 도시된 비외교이 신화공장을 통해 노출된 클리살리콘막(22) 패턴 녹백 부위를 신화시켜 산화막(24)을 형성한다.

이마, 돌리살리온막(22) 피턴 상부러 결화와(23)은 폴리살리콘와(22) 패턴 표면이 산화되는 것을 방지하면, 산화 소오스가 필화면(23)의 음력 부위를 때만들어 결화먹은 들으면서, 겠어든 에지 '부금은 소무스하게 된다.

20명사 기업으로에 도치된 대의 앞에 참가 질렀다(20)를 제가하고, 박무트랜지스타인 게이트 소화되(25)를 전체규족 작무에 환경한다.

골으로, 제20도는 제일용 폴리살리본막을 형성한 다음에, LDD 이온 주입 및 소오스/드레인 이본주입으로 오프센 명임(23c) 및 소오스(26a)/드레인(26d) 영역을 형성한다. 도면부호 26b는 제일을 다타낸다.

상기 본 발명의 일실시에에서 바탕 케이트 형, 박박트랜지스터의 케이트 에지 부근의 산화막은 두껍게 형

용파비에에이는 네시 구대가 인계를 참고하기에 다르 바람 케이트형 박민 트랜지스터 형성 공정도로서, 제36도 대자 제36도는 본 발명의 다른 실시에에 따른 바람 케이트형 박민 트랜지스터 형성 공정도로서, 먼저: 제36도에 도시된 바와 같이 하부절면막(31) 상에 케이트용 플리실리콘막(32) 및 질화막(33)을 처럼 로 형성하고, 케이트 마스크를 사용한 건식식각으로 잘화막(33) 및 플리실리콘막(32)을 때터넘였다.

이어서, 제35도에 도시된 바와 같이 전체구조 상부에 산화막을 증확한 다음 다시 비통방청 전면식각하여 절화막(33) 및 클리얼리콘막(32) 패턴 흑벽에 산화막 스페이서(34)를 형성한다. 이어서, 제35도는 산화공정을 실시한 상태의 '단면도로서, 산화막 스페이서(34)의 두께가 얇은 케이트용 클리살리콘막 상부 특별 부위는 다른 부위에 비해 더욱 많이 산화되어(도면부호 34) 결국 케이트 에지 부근이 많이 산화되어 게이트 플러살리콘막 에지 부근은 스무스하게 리운도지게 된다.

골으로, 제33도에 도자한 바와 같이 질화막(33) 및 포디실리콘막(32) 패턴 축병의 산화막 스페이서(34) 를 제거하고, 전체구조 상부에 게이트 산화막(35) 및 채월용 플리실리콘막을 형성한 다듬에, LBD 마온 주 입 및 소오스/트레인 미온주인으로 오프셋 영역(36c) 및 소오스(36a)/트레인(36d) 영역을 형성한다. 도면 발하 36k는 개념을 마다내다. 부호 366는 채널을 다타낸다.

이상, 상계 설명과 같이 이루어지는 본 발명은 케이트 에지 부근의 전계를 감소시켜 부만트랜지스터의 본 전류 감소, 문턱전압 증가 등의 특성 열화를 방지함으로써 소자의 신뢰성을 향상시키는 효과가 있다.

(57) 경구의 방위

청구항 1

대官 게이트 형 부만트랜지스터 제조 방법에 있어서; 하부절면막 상에 폴리살리콘막 및 상기 폴리살리콘 막 표면의 신화를 받지하는 산화방지막을 처례로 형성하는 단계; 동일한 마스크를 사용하며 상기 산화방 지막, 폴리살리콘막을 처례로 패터님하는 단계; 산화공정을 설시하는 단계; 상기 패터닝된 산화방지막을 제거하는 단계; 전체구조 상부에 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 방막트

랜지스터 제조 방법...

청구항 2

제 함에 있어서, 승기 산화방지막은 결화막인 것을 특징으로 하는 박막트렌지스터


청구항 3:


바탕 개이트 형 방면트랜지스터 제조 방법에 있어서, 하루철연막 상에 클러살리본만 및 상기 폴 막 표면의 산화를 방지하는 산화방지막을 처레로 형성하는 단계: 동일한 데스크를 사용하며 상 지막, 폴리살리콘막을 처레로 패터닝하는 단계: 상기 패터닝된 산화방지막과 폴리실리본막 흑별이 스페이서를 형성하는 단계: 산화공정을 잘시하는 단계: 상과 패터닝된 산화방지막 및 상가 산화 서를 제거하는 단계: 전체구조 상부에 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 막트랜지스터 제조: 방법:


경구함 4 제35에 있어서, 경기 진화방지의은 결화받인 것을 들장으로 하는 발약트랜지쓰다 제초 방법

£Β


£P!










502










EP130



⊑B/3d

